Las características de los amplificadores operacionales con transistores CMOS permiten que estos componentes tengan muchas ventajas en las aplicaciones en las que normalmente se emplearían amplificadores operacionales comunes. Lo que éstos amplificadores tienen de diferente en la forma en que fueron hechos, y eso es lo que ofrecemos en este artículo basado en información de Texas Instruments.
Nota: el artículo es de 1989.
En un amplificador operacional la etapa más crítica es sin duda la de la entrada. Prácticamente son las características de los componentes de esta etapa las que van a influir en el comportamiento del circuito a partir de la fuente de señal.
En la figura 1 tenemos una foto del "chip" del integrado CMOS de la Texas, tipo TLC271 que tomamos como referencia.
La etapa de entrada de este operacional está formada por transistores PMOS de entrada acoplados en cruz (P1 y P2) y pares de transistores NMOS formando un espejo de corriente (N1 y N2) ocupando entre todos la mitad de la superficie del chip.
Se necesitan transistores de gran superficie para tener una combinación de pequeñas geometrías, posibilitando así que se obtenga un equilibrio crítico para el par de entrada. Es muy importante obtener un acoplamiento perfecto de las características de P1 y P2 para lograr el mínimo "off-set" y mayor estabilidad.
Para hacer mínimos los efectos de las variaciones que ocurren durante el proceso de fabricación, los transistores P1, P2 y N1, N2 se fabrican en pequeñas secciones circulares que ocupan superficies grandes y se conectan después al chip para compensar las diferencias de dosaje.
Esta interconexión compleja minimiza los efectos del estrés mecánico y térmico en la estabilidad de la entrada, reduciendo así la tensión de "off-set".
Además de eso, los niveles del umbral se ecualizan mejor en cada par. EI diseño cuidadoso del chip, así como el proceso particular de polisilicon-gate CMOS, llamado de LinCMOS son las claves para obtener bajo "off-set" y gran estabilidad en el chip.
En el diagrama, el transistor PS es la fuente de corriente constante para el par P1 y P2, mientras que P4 actúa como fuente de corriente constante de carga para el amplificador de tensión N3. Aproximadamente la mitad de la ganancia de tensión proviene de NS y N4, mientras que la otra mitad proviene de la combinación de P1, P3 y N2. (figura 2).
Proporcionando una salida de pequeñas señales tenemos el transistor N5 que está conectado como seguidor de tensión con el resistor de drenaje R3 y la fuente de polarización N4 (de baja conductancia).
La salida de señales intensas drena por N4 y es limitada (protegida de cortos con Vdd) por un diodo zener Z1 que recorta la señal de la compuerta de N4 alrededor de 6 V.
El diodo zener Z2 prevé errores de respuesta de las etapas de entrada en función de fugas con la temperatura. La fuente de corriente constante de NS está limitada por R3 que también tiene por función proteger contra cortocircuitos con la tierra al terminal de salida.
La duración máxima de los cortocircuitos está limitada entonces por la capacidad de disipación de la envoltura DIP que es del orden de 1W para una temperatura de 25° C.
Para una tensión VDD de 10 V y con temperatura ambiente los cortos pueden tener duración indefinida sin peligro de que se dañen los componentes.
A partir del hecho de que la mitad de la ganancia proviene de N3, la colocación de un capacitor de compensación de 12 pF mediante este transistor (de la compuerta de Nº 3 a la fuente de NS) controle los eventuales desvíos de comportamiento del circuito con señales de frecuencias elevadas, proporcionando estabilidad contra un "feedback" positivo y, por consiguiente, oscilaciones.
Otro 10% de la superficie del chip está ocupado por el circuito que fija la corriente circulante. EI ajuste de la corriente se efectúa entre 10 y 1.000 µA. La conmutación entre las corrientes la efectúan los transistores P9 y N8. Conectando el pin 8 a tierra tenemos la apertura de P9 y el cierre de N8, obteniéndose el modo de corriente más alto valor.
Conectando el pin 8 al Vdd tenemos el cierre de P9 y la apertura de N8, obteniéndose el suministro de corriente más bajo. Cuando el pin 8 se mantiene fluctuando (o conectado a una fuente de tensión mayor de 0,8 V y por debajo de Vdd) tanto P9 como N8 estarán cerrados y entonces se tiene la forma intermedia de proporcionar corriente.
Las llaves P9 y N8 seleccionan el modo de corriente de la forma siguiente: P9 conmuta P6 y P7 que actúa sobre el espejo de tensión CMOS cambiando entonces la relación marca-espacio de PS y P4 en relación al diodo P5P6. Eso cambia la corriente en un factor de 10. Por otra parte, N8 puede cambiar la resistencia en serie con la fuente de N6 cortocircuitando R5 y haciendo que la corriente de referencia en el diodo P5/P6 cambie en una decena.
La relación marca-espacio del canal de N6 es mayor que la de N7, pero la configuración en espejo que forman los dos transistores con P5 y P8 hace que las corrientes en N6 y N7 tomen valores iguales, lo que genera una tensión en R4 y R5 proporcional a kT/q, llevando entonces el dispositivo a una ventaja para las modalidades débiles de operación inversa.
Además de eso, con R igual a R4 o R5 dependiendo del estado de N8, la referencia de corriente fluyendo por P5P6 (diodo) y kT/qR está determinada por la relación marca-espacio de NS y N7.
El anillo de transistores formado por P12, N11, N12 y N13 estabiliza Ia fuente de corriente media por la actuación en el pin 8, por una tensión entre las barras de tensión de alimentación, conmutando los transistores N10 y P11 y, por consiguiente, N8 y P9.
Estos cuatro transistores eliminan la necesidad del usuario de proporcionar un divisor de tensión (cuando se opera con una fuente simple) para programar el modo de operación con corrientes medias.
Bibliografia: Texas Instruments Lead-ing Electronics Press Coverage LinCMOS Technology: A New Gereration o linear ICs.
Revisado 2016