Describimos el proyecto de un Divisor Programable de Frecuencia Digital (CMOS), que puede hacer la división por valores enteros en forma continua en la gama de 1 a 9.999, con la posibilidad de expansión por la simple repetición de los módulos. En 'el artículo se sugieren, además, aplicaciones en el laboratorio, la industria y la recreación.
Este divisor programable de frecuencia utiliza circuitos integrados digitales CMOS y puede hacer divisiones por cualquier valor entero entre 1 y 9.999.
Se usen llaves digitales programables que permiten la selección de los valores de división con facilidad lo que lleva a innumerables posibilidades de aplicaciones prácticas. Entre ellas, sugerimos las siguientes:
Recuento programado de objetos en una línea de montaje automatizada, con detención y accionamiento de alarmas cuando se llega al valor deseado.
Conexión de un oscilador de 1 MHz (como muestra la figura 1) en la entrada permite hacer un generador programado de frecuencias, que producirá señales en la gama que va de 1 MHz/9.999 hasta 1 MHz/ lo que significa algo así como 100 Hz hasta 1 MHz.
Excitando con una señal de baja frecuencia ( 1 Hz ó 60 Hz) podemos hacer un timer de precisión, conforme lo sugiere la figura 2. Este timer puede generar impulsos em intervalos de 9.999 /1 en el caso de un patrón de le o 9.999/60 166 segundos, en el caso de un patrón de 60Hz.
Otras aplicaciones pueden ser fácilmente imaginadas por los lectores.
Cómo funciona
La base del circuito es el integrado 4518, un “Dual Synchronous Divide by-10 Counter”, o traduciendo, un divisor dual sincrónico por 10, del tipo CMOS, cuyo aspecto y el circuito interno mostramos en la figura 3.
Como se puede percibir este integrado contiene dos divisores por 10 que pueden ser programados para dividir la frecuencia por valores entre 1 y 9.
La programación es hecha por las propias salidas que siguen la codificación BCD, a través de una llave.
Usando dos integrados de este tipo en cascada podemos hacer 1a división por 9. 999, ya que cada uno contiene dos divisores que nos proporcionan los dígitos (99) en la división máxima.
Con el agregado de un tercer integrado podemos tener dos dígitos más, lo que nos lleva a la división por valores hasta 999.999.
Los integrados CMOS usados en este circuito divisor pueden trabajar con frecuencias hasta 6M Hz (con alimentación de 10 V) ó 2,5 MHz (con alimentación de 5 V).
En la operación con frecuencias elevadas se recomienda que el pino 16 del integrado (alimentación) quede lo más próximo posible del capacitor de filtro de la fuente, y que sea desacoplado con la conexión de capacitores de 100 nF (104) cerámicos. Estos capacitores serán conectados juntos a las propias clavijas 16 de los integrados.
Observe que la programación es hecha con una llave de 10 posiciones BCD que posee 5 terminales comunes más las salidas codificadas según muestra la figura 4.
La tensión de alimentación del circuito puede variar entre 5 y 15 V.
Montaje
El diagrama completo del divisor aparece en la figura 4.
En la figura 6 tenemos nuestra sugerencia para la placa del circuito impreso.
Además de los cuidados normales con el trato de los componentes, observación de polaridades, etcétera, recomendamos que:
La fuente usada sea estabilizada.
Las conexiones de las llaves programadoras deben hacerse con cables cortos.
El montador debe estar atento para identificar los cables de conexión de las llaves para que la codificación sea seguida en la división.
Las señales de excitación deben ser compatibles con las características de los integrados digitales CMOS.
Prueba
La prueba puede hacerse con ayuda de un osciloscopio y un generador de funciones, conforme a la conexión mostrada en la figura 7.
Eligiendo valores enteros de frecuencia para el generador y para el divisor podemos tener un control más fácil del funcionamiento. La frecuencia producida en el generador y dividida puede entonces ser visualizada en el osciloscopio.
Revisado en 2016 (1990)
